Network-on-Chip Architectures

Network-on-Chip Architectures

AngličtinaPevná vazbaTisk na objednávku
Nicopoulos Chrysostomos
Springer
EAN: 9789048130306
Tisk na objednávku
Předpokládané dodání v pátek, 28. srpna 2026
3 526 Kč
Běžná cena: 3 918 Kč
Sleva 10 %
ks
Chcete tento titul ještě dnes?
knihkupectví Megabooks Praha Korunní
není dostupné
Librairie Francophone Praha Štěpánská
není dostupné
knihkupectví Megabooks Ostrava
není dostupné
knihkupectví Megabooks Olomouc
není dostupné
knihkupectví Megabooks Plzeň
není dostupné
knihkupectví Megabooks Brno
není dostupné
knihkupectví Megabooks Hradec Králové
není dostupné
knihkupectví Megabooks České Budějovice
není dostupné
knihkupectví Megabooks Liberec
není dostupné

Podrobné informace

[2]. The Cell Processor from Sony, Toshiba and IBM (STI) [3], and the Sun UltraSPARC T1 (formerly codenamed Niagara) [4] signal the growing popularity of such systems. Furthermore, Intel’s very recently announced 80-core TeraFLOP chip [5] exemplifies the irreversible march toward many-core systems with tens or even hundreds of processing elements. 1.2 The Dawn of the Communication-Centric Revolution The multi-core thrust has ushered the gradual displacement of the computati- centric design model by a more communication-centric approach [6]. The large, sophisticated monolithic modules are giving way to several smaller, simpler p- cessing elements working in tandem. This trend has led to a surge in the popularity of multi-core systems, which typically manifest themselves in two distinct incarnations: heterogeneous Multi-Processor Systems-on-Chip (MPSoC) and homogeneous Chip Multi-Processors (CMP). The SoC philosophy revolves around the technique of Platform-Based Design (PBD) [7], which advocates the reuse of Intellectual Property (IP) cores in flexible design templates that can be customized accordingly to satisfy the demands of particular implementations. The appeal of such a modular approach lies in the substantially reduced Time-To- Market (TTM) incubation period, which is a direct outcome of lower circuit complexity and reduced design effort. The whole system can now be viewed as a diverse collection of pre-existing IP components integrated on a single die.
EAN 9789048130306
ISBN 9048130301
Typ produktu Pevná vazba
Vydavatel Springer
Datum vydání 7. října 2009
Stránky 223
Jazyk English
Rozměry 235 x 155
Země Netherlands
Autoři Das Chita R.; Narayanan Vijaykrishnan; Nicopoulos Chrysostomos
Ilustrace XXII, 223 p.
Edice 2010 ed.
Série Lecture Notes in Electrical Engineering
Informace o výrobci
Kontaktní informace výrobce nejsou momentálně dostupné online, na nápravě intenzivně pracujeme. Pokud informaci potřebujete, napište nám na [email protected], rádi Vám ji poskytneme.